
3.7 一位全加器的硬件逻辑实现

考纲定位：计算机组成原理 · 第 3 章 运算方法（3.7） | 重要度 ★★★★★ | 常见考法：选择题/大题（全加器真值表、和与进位表达式、电路连接、延迟）

一句话核心：全加器输入 A, B, C_i，输出本位和 S 与向高位进位 C_o；和是异或，进位是“多数表决”

一、符号说明



真值表

X_i	Y_i	C_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- A, B：两个加数
- C_i：低位向本位的进位
- S：本位和
- C_o：本位向高位的进位

二、输入、输出关系

2.1 输入与本位和的关系

真值表

X_i	Y_i	C_i	S_i	
0	0	0	0	
0	0	1	1	$\overline{X}_i\overline{Y}_iC_i$
0	1	0	1	$\overline{X}_iY_i\overline{C}_i$
0	1	1	0	
1	0	0	1	$X_i\overline{Y}_i\overline{C}_i$
1	0	1	0	
1	1	0	0	
1	1	1	1	$X_iY_iC_i$

$$S_i = \overline{X}_i\overline{Y}_iC_i + \overline{X}_iY_i\overline{C}_i + X_i\overline{Y}_i\overline{C}_i + X_iY_iC_i$$

按设计要求利用公式或卡诺图化简并转换成满足设计要求的表达式

$$S_i = X_i \oplus Y_i \oplus C_i$$

X_i、Y_i、C_i 的组合中，只要有奇数个1，S_i就为1。还可应用到奇偶校验。

$$S = A \oplus B \oplus C_i$$

真值表

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

注

- 异或本质是“找差异”：输入中 1 的个数为奇数时，$S = 1$

2.2 输入与向高位进位的关系

真值表

X_i	Y_i	C_i	C_{i+1}	
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	$\overline{X}_iY_iC_i$
1	0	0	0	
1	0	1	1	$X_i\overline{Y}_iC_i$
1	1	0	1	$X_iY_i\overline{C}_i$
1	1	1	1	$X_iY_iC_i$

$$S_i = X_i \oplus Y_i \oplus C_i$$

$$C_{i+1} = \overline{X}_iY_iC_i + X_i\overline{Y}_iC_i + X_iY_i\overline{C}_i + X_iY_iC_i$$

按设计要求利用公式或卡诺图化简并转换成满足设计要求的表达式

$$C_{i+1} = X_i \cdot Y_i + (X_i \oplus Y_i) \cdot C_i$$

若X_i和Y_i都为1，则C_{i+1}为1

若X_i和Y_i不同，且C_i为1，则C_{i+1}为1

$$C_o = AB + AC_i + BC_i$$

等价形式

$$C_o = AB + (A \oplus B)C_i$$

提炼

- 三个输入中至少两个为 1，就产生进位
- AB：两个加数都为 1，必然进位
- $(A \oplus B)C_i$：两个加数不同，低位进位直接传上去

易错


- 半加器没有 C_i，全加器有 C_i
- 和的异或表达式不能写成普通加法
- 进位是“多数表决”，不是简单异或

三、组合逻辑电路图

$$S_i = X_i \oplus Y_i \oplus C_i$$

$$C_{i+1} = X_i \cdot Y_i + (X_i \oplus Y_i) \cdot C_i$$

画出相应的组合逻辑电路




结构


- 两个异或门产生 S
- 三个与门 + 一个或门产生 C_o
- 也可以用两个半加器 + 一个或门构成全加器

一位全加器的符号表示

$X_i \cdot Y_i + (X_i \oplus Y_i) \cdot C_i = C_{i+1}$　　$S_i = X_i \oplus Y_i \oplus C_i$



屏蔽内部实现细节
用符号表示



一位全加器$FA(Full\ Adder)$

全加的意思是带有进位输入C_i

除了一位全加器FA，还有一位半加器$HA(Half\ Adder)$。HA没有进位输入C_i，所以其内部逻辑只有一个异或门（用于产生本位和S_i），一个与门（用于产生向高位的进位C_{i+1}）。

易错

- 全加器的进位输入 C_i 不能悬空；不用的输入接 0
- 多位加法器由多个全加器级联，低位 C_o 接高位 C_i
- 全加器的延迟主要来自进位链，不是异或门

知识关联：逻辑门（3.6 定点数的加减运算——逻辑代数与逻辑门）； 串行进位加法器（3.8 串行进位加法器的硬件逻辑实现）； 先行进位（3.9 先行进位加法器的硬件逻辑实现）